<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>Quartus II on Crexyer&#39;s Blog</title>
    <link>https://www.crexyer.com/tags/quartus-ii/</link>
    <description>Recent content in Quartus II on Crexyer&#39;s Blog</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>zh-cn</language>
    <lastBuildDate>Sun, 29 Mar 2020 13:01:10 +0800</lastBuildDate>
    
	<atom:link href="https://www.crexyer.com/tags/quartus-ii/index.xml" rel="self" type="application/rss+xml" />
    
    
    <item>
      <title>SystemVerilog 硬件描述语言及其在 Quartus II 中的应用</title>
      <link>https://www.crexyer.com/2020/03/systemverilog-with-quartus-ii/</link>
      <pubDate>Sun, 29 Mar 2020 13:01:10 +0800</pubDate>
      
      <guid>https://www.crexyer.com/2020/03/systemverilog-with-quartus-ii/</guid>
      <description>&lt;p&gt;本文摘录自 Altera 官方的&lt;a href=&#34;https://www.intel.com/content/www/us/en/programmable/support/training/course/ochdl1125.html&#34; target=&#34;_blank&#34;&gt;在线课程&lt;/a&gt;，该课程的视频版本可以在&lt;a href=&#34;https://www.bilibili.com/video/BV1M7411K7Ka&#34; target=&#34;_blank&#34;&gt;哔哩哔哩&lt;/a&gt;上观看。虽然该课程已经被翻译为了中文，但是翻译质量不高，因此本文在原稿的基础上进行了部分修改。&lt;/p&gt;
&lt;p&gt;该课程主要介绍了 Quartus II 软件支持的 SystemVerilog 结构，包括：数组简化操作符、同等和不同等通配符、模块头封装导入、接口增强部分、类型转换、固定类型。&lt;/p&gt;</description>
    </item>
    
  </channel>
</rss>